(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005 年4 月28 日 (28.04.2005)

PCT

(10) 国際公開番号 WO 2005/038655 A1

(51) 国際特許分類7:

G06F 12/00, 12/06

(21) 国際出願番号:

PCT/JP2004/015463

(22) 国際出願日:

2004年10月13日(13.10.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2003-357694


2003年10月17日(17.10.2003)

- (71) 出願人(米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大 字門真1006番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 中西 雅浩

(NAKANISHI, Masahiro). 泉智紹 (IZUMI, Tomoaki). 笠原 哲志 (KASAHARA, Tetsushi). 田村 和明 (TAMURA, Kazuaki). 松野 公則 (MATSUNO, Kiminori).

- (74) 代理人: 岡本 宜喜 (OKAMOTO, Yoshiki); 〒5770066 大阪府東大阪市高井田本通7-7-19昌利ビル 安田岡本 特許事務所内 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可 能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY,

/続葉有/



the flash memories connected to the controller.

KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

(57) 要約:

4つのフラッシュメモリF0~F3を2つのメモリバスに2つずつ接続するか、2つのフラッシュメモリF0、F1を概ね等しいサイズの領域に2分割して前後半領域を形成したもの(F00~F11)を、2つのメモリバスに一つずつ接続するかを選択する。4メモリ構成時は、ホスト機器から指定される連続論理アドレスを所定サイズ毎に区分し、F0、F1、F2、F4をこの順で繰り返し巡回する形式にて書き込みを行う。2メモリ構成時は、F00、F10、F01、F11を繰り返し巡回する形式にて書込みを行う。こうしてコントローラに接続するフラッシュメモリの数に関わらず、コントローラ処理の共通化を図る。

明細書

半導体メモリ装置及びコントローラ並びにその読み書き制御方法

5 技術分野

本発明は、半導体メモリとして不揮発性メモリ(フラッシュメモリ)を用いた半導体メモリ装置及びコントローラ並びにその読み書き制御方法に関するものである。

10 背景技術

半導体メモリ装置の中で、SDメモリカード(登録商標)やコンパクトフラッシュ(登録商標)等のメモリカードは、小型サイズという特徴を有している。このような特徴を活かして、メモリカードはデジタルスチルカメラ等のポータブル機器の着脱可能なメモリ装置として実用に供されている。

実用化されているメモリカードは、その内部に不揮発性メモリ(フラッシュメモリ)及びその制御回路であるコントローラLSIが内蔵されている。
 近年、メモリカードに対して、大容量化及び高速書き込みのニーズが高くなってきている。そのため複数チップの不揮発性メモリを内蔵し、複数のメモリバス、例えば2つのメモリバスで不揮発性メモリとコントローラLSIを接続して、並列に書き込みを行う等の工夫がなされている。これらの技術の一例が特開平6-119128号公報に開示されている。

しかしながら従来の半導体メモリ装置において、メモリカードの容量のバリエーション、例えば、256MBや512MB等を実現するためには、単に内蔵する不揮発性メモリの実装数を変更するだけでは十分ではない。言い換えれば、不揮発性メモリの実装数に応じてコントローラLSI内部のアドレス管理処理を切り替える必要が生じる。このため内部処理が煩雑となり、その仕組みを取り入れることで、コントローラLSIのコストが増加すると

いった欠点があった。

本発明は上記問題点に対して、内蔵する不揮発性メモリの枚数を変更しても、同一処理で制御できるコントローラLSI(以降、単にコントローラと称す)を実現することである。言い換えれば本発明は、コントローラの汎用性を高め、結果的に半導体メモリ装置の低価格化を実現することである。具体的には2つのパスを介してそれぞれ2つずつ(計4つ)の不揮発性メモリ(フラッシュメモリ)を制御することを基本とする。そしてコントローラのアドレス管理処理を簡素化し、2つのパスを介してそれぞれに1つずつ(計2つ)の不揮発性メモリを共通的に制御できるコントローラを実現することである。

発明の開示

5

10

15

20

25

本発明による半導体メモリ装置及び不揮発性メモリのコントローラは、ホスト機器からの読み書き指示に応じて複数の不揮発性メモリに第1及び第2の2つのメモリバスを介して読み書き制御を行うことを特徴にしている。

第1のメモリバスに不揮発性メモリF0が接続され、第2のメモリバスに不揮発性メモリF1が接続される場合を2メモリ構成と呼ぶ。そして第1のメモリバスに2つの不揮発性メモリF0、F2が接続され、第2のメモリバスに2つの不揮発性メモリF1、F3が接続される場合を4メモリ構成と呼ぶ。本発明はこのような2種類のメモリ構成を選択可能とする。各々の不揮発性メモリを概ね等しいサイズの領域に2分割して前後半領域を形成するとき、コントローラに対して、ホスト機器から指定される連続論理アドレスを所定サイズ毎の論理シーケンシャルナンバーに変換するシーケンシャルナンバー変換手段を設け、論理シーケンシャルナンバーに対して0から3の値を繰り返す4の剰余系を成す論理シーケンシャルモジュロナンバーを生成するモジュロナンバー生成部を設ける。ホスト機器から連続論理アドレスへの書き込み指示がなされると、論理シーケンシャルモジュロナンバーに基づき、

4メモリ構成の場合は、F0、F1、F2、F3を繰り返し巡回する形式でデータの書き込みを行い、2メモリ構成の場合は、F0の前半領域、F1の前半領域、F1の後半領域を繰り返し巡回する形式でデータの書き込みを行う。

5 このような構成によれば、コントローラの基本アーキテクチャ(アドレス管理処理)が4フラッシュメモリ構成の制御をすることを基本としながらも、2フラッシュメモリ構成の場合はそれぞれのメモリを2つの領域に分割して仮想的に4フラッシュメモリ構成として制御可能としたので、2メモリ構成のアドレス管理処理も1つのアーキテクチャで共用化できる。言い換えれば不揮発性メモリ(フラッシュメモリ)が4つの場合と2つの場合でアドレス管理処理をそれぞれ個別に設ける必要がないので、コントローラ並びに半導体メモリ装置のコストを下げることが可能となる。

図面の簡単な説明

15 第1図は本発明の実施例によるコントローラを含む半導体メモリ装置の全体構成を示したプロック図である。

第2図は半導体メモリ装置に用いられるフラッシュメモリを4フラッシュメモリ接続とした場合のF0の構成図である。

第3図は半導体メモリ装置に用いられるフラッシュメモリを2フラッシュ 20 メモリ接続とした場合のF0の構成図である。

第4図は半導体メモリ装置におけるブロックの構成を示した概念図である

第5図は半導体メモリ装置における論理アドレスフォーマットの構造例を 示した概念図である。

25 第6図は半導体メモリ装置の書き込みシーケンスを示す概念図である。

発明を実施するための最良の形態

10

以下、本発明の実施例における半導体メモリ装置及びそのコントローラについて、図面を用いて説明する。第1図は本実施例による半導体メモリ装置の構成を示すブロック図である。半導体メモリ装置はコントローラ102と複数のフラッシュメモリ103~106とを有している。ここでフラッシュメモリ103、104、105、106をそれぞれF0、F1、F2、F3として説明する場合もある。

コントローラ102は、ホスト機器101からのデータ書き込み命令又は 読み出し命令に応じて転送された連続した論理アドレス列に対して、論理ア ドレスから物理アドレスに変換すると共に、4つのフラッシュメモリ103 、104、105、106又は2つのフラッシュメモリ103、104にデ ータを書き込み又は読み出しを行うものである。なお、フラッシュメモリ1 05、106を破線で示しているが、これは不揮発性メモリが2フラッシュ メモリ構成の場合には除外されることを表す。

また、各フラッシュメモリ103、104、105、106はそれぞれチップイネーブル信号CE0、CE1、CE2、CE3によって独立に選択される。また、コントローラ102とフラッシュメモリ103~107は、2つのメモリバスを用い接続されており、バス番号0のメモリバスには、フラッシュメモリ103、105が接続され、バス番号1のメモリバスには、フラッシュメモリ104、106が接続される。

- 20 なお、コントローラ102は、不揮発性メモリに対するデータの書き込み 動作や読み出し動作の制御を行うものであるが、機能的には選択部102a 、シーケンシャルナンバー変換部(SN変換部)102b、モジュロナンバ ー生成部(MN生成部)102c、読み書き制御部(W/R制御部)102 dを有している。
- 25 選択部102aは、フラッシュメモリが2メモリ構成であるか、又は4メ モリ構成であるのかを判断し、いずれか一方を選択するものである。具体的 には、電源立ち上げ直後の初期化処理において、選択部102aは、コント

などにより構成される。

20

ローラ102におけるチップイネーブル信号CE0、CE1、CE2、CE 3を送出するための各端子がフラッシュメモリに接続されているかどうか、 即ちオープンなのかどうかをチェックすることによって、実装されているフ ラッシュメモリの数を判断する。SN変換部102bは、ホスト機器101 から指定される論理アドレスを所定サイズ毎の論理シーケンシャルナンバー 5 に変換するものである。MN生成部102cは、論理シーケンシャルナンパ ーに対して 0 から 3 の値を繰り返す 4 の剰余系を成す論理シーケンシャルモ ジュロナンバーを生成するものである。W/R制御部102dは、ホスト機 器101から連続論理アドレスへの書き込み指示がなされると、論理シーケ ンシャルモジュロナンパーに基づき、4メモリ構成の場合は、F0、F1、 10 F2、F3を選択的に繰り返し巡回する形式で書き込みを行い、2メモリ構 成の場合は、F0の前半領域、F1の前半領域、F0の後半領域、F1の後 半領域を選択的に繰り返し巡回する形式で書き込みを行うものである。また W/R制御部102dは、メモリ構成に応じて、アクセス要求のあったデー 夕を読み出す。このような機能を有するコントローラ102は、具体的には 15 マイクロコンピュータやRAM等を有し、その周辺デバイス、ソフトウェア

第2図及び第3図は1つのフラッシュメモリの内部構成を表す。第2図に示す201は4フラッシュメモリ構成時のフラッシュメモリ103の模式図である。一方第3図に示す202は2フラッシュメモリ構成時のフラッシュメモリ103の模式図である。なお、その他のフラッシュメモリ、即ち4フラッシュメモリ構成時はフラッシュメモリ103と同様の構成とする。2フラッシュメモリ構成時はフラッシュメモリ103と同様の構成とする。

25 4メモリ構成時のフラッシュメモリは、2つの領域、即ちユニット番号0 ,1に分割して制御される。2メモリ構成時のフラッシュメモリは、2つの 仮想フラッシュメモリ、即ちメモリF00、F01に分割して制御される。

10

15

20

25

なお、各フラッシュメモリは、図示するように複数のブロック (BL) 単位 に分割して扱われる。

第4図は、消去単位であるブロックの内部構成図であり、これは第2図及び第3図に示した各ブロック(BL)に相当する。データの書き込み単位は1ページ(2KB)である。各ページは4セクター、即ちセクター0~3から構成される。各セクターは512Bの容量を有している。そして1ブロックは128ページ(ページ0~127)で構成される。なお、説明の簡単化のため、各セクターや各ページの管理領域については省略している。

第5図は論理アドレスフォーマットを示す説明図である。第5図に示すように、論理アドレスフォーマットは、1ビットのユニットNo、所定ビット数の論理ブロックNo、7ビットのページNo、1ビットのペアNo、1ビットのパスNo、2ビットのセクターNoを有する。

セクターNoは、第4図に示したセクター0~3のいずれかを選択するためのビットである。パスNoは、第1図に示されるとおり2つのメモリバスの何れかを選択するビットである。ペアNoは、フラッシュメモリの組合せを選択するビットである。4メモリ構成の場合は、フラッシュメモリ103、104のペアか、フラッシュメモリ105、106のペアかを選択する。2メモリ構成の場合は、フラッシュメモリ103、104の前半領域(第1図に示すF00、F10)のペアか、フラッシュメモリ103、104の後半領域(第1図に示すF01、F11)のペアかを選択する。例えば、ペアNoの値が0の場合、4メモリ構成時はフラッシュメモリ103、104のグループをアクセスする。2メモリ構成時はフラッシュメモリ103、104の各前半領域(F00、F10)のグループをアクセスする。一方、ペアNoの値が1の場合、4メモリ構成時はフラッシュメモリ105、106のグループをアクセスする。2メモリ構成時はフラッシュメモリ103、104の各後半領域(F01、F11)のグループをアクセスする。

ページNoは、第4図に示した1ブロック当たりの全ページ数(128ペ

10

20

25

ージ)のうち、いずれかのページを選択するためのピットである。論理プロックNoは、各フラッシュメモリの半分の領域、即ち第2図の201ではユニットNo0もしくはユニットNo1、第3図の202ではF00もしくはF01当たりの論理プロックNoであり、所定のピット数で構成される。この論理プロックNoは、コントローラ102において論物変換テープルによって物理プロックNoに変換されてプロックの選択が行われる。論物変換テープルとは、所定の規則に基づき論理アドレスを物理アドレスに変換する際に用いるテーブルである。

ユニットNoは、4メモリ構成の場合に用いられるピットで、第2図の201に示したように、フラッシュメモリの前後半を選択するピットである。ペアNoとバスNoの2ビットによって、4メモリ構成の場合は、4つのフラッシュメモリ103~106の何れかを特定することができ、2メモリ構成の場合は、F00、F01、F10、F11の4つの仮想的なフラッシュメモリの何れかを特定することができる。

15 なお、上述の論理アドレスフォーマットは、あくまで一例であり、フラッシュメモリの構造やアーキテクチャによって、ビット数や配列などが変更され得ることは言うまでもない。

第6図は、ホスト機器101からのデータ書き込み命令に応じて転送された連続した論理アドレス列(以降、論理シーケンシャルNoとする)に対応して、どのフラッシュメモリ(あるいは領域)にデータが書き込まれるかを示したタイミングチャートである。

以下、第6図を中心に本実施例による半導体メモリ装置の動作について説明する。第6図の(1)において、ホスト機器101からデータ書き込み命令と共に、論理シーケンシャルNo(L.S.No)がコントローラ102に転送される。論理シーケンシャルNoは2KB(書き込み単位であるページサイズに相当)毎に番号順となっており、この番号は第5図に示す論理アドレスフォーマットにおけるバスNoのビットがインクリメント位置となる

10

15

20

ようにインクリメントされるものである。コントローラ102はこのビット 位置を起点にページ単位でインクリメントしながら各フラッシュメモリへの 書き込みを行う。

この論理シーケンシャルNoは、第6図の(2)に示すように0から3の値を取る4の剰余系に変換されるか、又は下位2ビットだけを取り出され、論理シーケンシャルモジュロNo(L. S. M. No)としてフラッシュメモリの選択に供される。即ち、4は0、5は1というように、0、1、2、3、又は2ビット表現の場合は00、01、10、11となるよう、ペアNoどバスNoがインクリメントされることになる。なお、第6図ではフラッシュメモリ103をF0、104をF1、105をF2、106をF3として表す。

したがって、4フラッシュメモリ構成(4FM)においては、ペアNoはフラッシュメモリF0、F1の時に値0となるので、書き込み順としては、第6図の(3)に示すようにF0、F1、F2、F3を巡回する形で繰り返されることとなる。一方、2フラッシュメモリ構成(2FM)において、ペアNoはフラッシュメモリF0の前半領域F00とフラッシュメモリF1の前半領域F10の時に値0となるので、書き込み順としては、第6図の(4)に示すようにF00、F10、F01、F11を巡回する形で繰り返されることとなる。なお、書き込みのスタートは、F0あるいはF00以外からであっても良い。このようにフラッシュメモリを概ね等しい2つの論理領域の2分割し、ペアNoの定義を変えるだけで同一のアドレス処理、即ち第5図に示す論理アドレスフォーマットを用いて4フラッシュメモリ構成及び2フラッシュメモリ構成の書き込みアドレス管理が行える。

なお、本実施例においては、1つのフラッシュメモリの全領域に対して論 25 理アドレス範囲を2分割したが、例えば領域0~7の8領域に分割して、前 半の領域0~3と後半の領域4~7をそれぞれペアNoが0と1となるよう にグルーピングしても構わない。

産業上の利用の可能性

本発明にかかる半導体メモリ装置は、特に大容量の不揮発性メモリ (フラッシュメモリ)、即ちプロック数が大きく領域分割管理した方が合理的なメモリカード等において、内蔵する不揮発性メモリの個数を変更することによってカード容量を変更する際には大変有益である。また本発明のコントローラは、不揮発性メモリが複数チップ内臓されたメモリモジュールに付加することにより、任意の容量を有する半導体メモリ装置の機能を実現することができる。

9

10

5

請求の範囲

- 1. 複数の不揮発性メモリと、ホスト機器からの読み書き指示に応じて前記複数の不揮発性メモリに第1のメモリバス及び第2のメモリバスを介して 読み書き制御を行うコントローラと、を有する半導体メモリ装置であって、
- 5 前記第1のメモリバスに不揮発性メモリF0が接続され、前記第2のメモリバスに不揮発性メモリF1が接続される場合を2メモリ構成と呼び、前記第1のメモリバスに2つの不揮発性メモリF0、F2が接続され、前記第2のメモリバスに2つの不揮発性メモリF1、F3が接続される場合を4メモリ構成と呼ぶ場合、
- 10 前記コントローラは、

15

20

前記2メモリ構成及び前記4メモリ構成のいずれか一方を選択する選択部と、

各々の不揮発性メモリを2つの領域に分割して前半領域及び後半領域を形成し、前記ホスト機器から指定される連続論理アドレスを所定サイズ毎の論理シーケンシャルナンバーに変換するシーケンシャルナンバー変換部と、

前記論理シーケンシャルナンパーに対して4の剰余系の論理シーケンシャルモジュロナンパーを生成するモジュロナンバー生成部と、

前記ホスト機器から連続論理アドレスへの書き込み指示がなされると、前記論理シーケンシャルモジュロナンバーに基づき、前記4メモリ構成の場合は、不揮発性メモリF0、F1、F2、F3を選択的に繰り返し巡回する形式で書き込みを行い、前記2メモリ構成の場合は、F0の前半領域、F1の前半領域、F0の後半領域、F1の後半領域を選択的に繰り返し巡回する形式で書き込みを行う書き込み制御部と、を備える半導体メモリ装置。

2. 前記不揮発性メモリが2以上の論理アドレス範囲に分割され、前記論理アドレス範囲毎に論理アドレスを物理アドレスに変換する論物変換テープルを設けた請求項1記載の半導体メモリ装置。

- 3. ホスト機器からの読み書き指示に応じて複数の不揮発性メモリに第1 のメモリバス及び第2のメモリバスを介して読み書き制御を行うコントロー ラであって、
- 5 前記第1のメモリバスに不揮発性メモリF0が接続され、前記第2のメモリバスに不揮発性メモリF1が接続される場合を2メモリ構成と呼び、前記第1のメモリバスに2つの不揮発性メモリF0、F2が接続され、前記第2のメモリバスに2つの不揮発性メモリF1、F3が接続される場合を4メモリ構成と呼ぶ場合、
- 10 前記2メモリ構成及び前記4メモリ構成のいずれか一方を選択する選択部と、

各々の不揮発性メモリを2つの領域に分割して前半領域及び後半領域を形成し、前記ホスト機器から指定される連続論理アドレスを所定サイズ毎の論理シーケンシャルナンバーに変換するシーケンシャルナンバー変換部と、

15 前記論理シーケンシャルナンパーに対して4の剰余系の論理シーケンシャルモジュロナンパーを生成するモジュロナンパー生成部と、

前記ホスト機器から連続論理アドレスへの書き込み指示がなされると、前記論理シーケンシャルモジュロナンバーに基づき、前記4メモリ構成の場合は、不揮発性メモリF0、F1、F2、F3を選択的に繰り返し巡回する形式で書き込みを行い、前記2メモリ構成の場合は、F0の前半領域、F1の前半領域、F1の後半領域、F1の後半領域を選択的に繰り返し巡回する形式で書き込みを行う書き込み制御部と、を備えるコントローラ。

4. ホスト機器からの読み書き指示に応じて複数の不揮発性メモリに第1 25 のメモリバス及び弟2のメモリバスを介して読み書き制御を行う半導体メモ リの読み書き制御方法であって、

前記第1のメモリパスに不揮発性メモリF0が接続され、前記第2のメモ

リバスに不揮発性メモリF1が接続される場合を2メモリ構成と呼び、前記第1のメモリバスに2つの不揮発性メモリF0、F2が接続され、前記第2のメモリバスに2つの不揮発性メモリF1、F3が接続される場合を4メモリ構成と呼ぶとき、


5 前記2メモリ構成及び前記4メモリ構成のいずれか一方を選択し、

各々の不揮発性メモリを2つの領域に分割して前半領域及び後半領域を形成し、前記ホスト機器から指定される連続論理アドレスを所定サイズ毎の論理シーケンシャルナンバーに変換し、

前記論理シーケンシャルナンバーに対して4の剰余系を成す論理シーケン 10 シャルモジュロナンバーを生成し、

前記ホスト機器から連続論理アドレスへの書き込み指示がなされると、前記論理シーケンシャルモジュロナンバーに基づき、前記4メモリ構成の場合は、不揮発性メモリF0、F1、F2、F3を選択的に繰り返し巡回する形式で書き込みを行い、前記2メモリ構成の場合は、F0の前半領域、F1の前半領域、F0の後半領域、F1の後半領域を選択的に繰り返し巡回する形式で書き込みを行う半導体メモリの読み書き制御方法。








2/6

第2図






3/6

第3図


		202
メモリF00 (ペアNo=0)	BL BL BL BL	•••••
メモリF01 (ペアNo=1)	B L	



第4図



5/6 第5図



6/6 第6図

	***************************************		***************************************		-		
	11	(03	-	Е3		E
	10		02	-	F2		F01
	60		0.1	-	E		F00 F10 F01 F11
	80		00		FO		F00
	20		03		Т3		
	90		20		F2		F00 F10 F01 F11
	90		0.1	→	F		F10
	04		00	→	F0		F00
	03		60		Н3	>	F11
	02		02		F2		F00 F10 F01 F11
20	01		0.1		ī		F10
KB区包U	00		00	-	F0		F00
21	(1) L.S.No		(2) L.S.M.No Modulo 4		(3) 4FM時のライト先		(4) 2 F M時のライト先



International application No.

PCT/JP2004/015463

A.	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G06F12/00, G06F12/06				
Acc	According to International Patent Classification (IPC) or to both national classification and IPC				
	FIELDS SE				
Min	imum docum	nentation searched (classification system followed by classification syste	ssification symbols)		
		·			
Doc		searched other than minimum documentation to the exten			
	Kokai Ji	itsuyo Shinan Koho 1971-2004 Tor	tsuyo Shinan Toroku Koho roku Jitsuyo Shinan Koho	1996–2004 1994–2004	
Elec	tronic data b	ase consulted during the international search (name of de	ata base and, where practicable, search te	rms used)	
			· · · · · · · · · · · · · · · · · · ·		
C.	DOCUMEN	ITS CONSIDERED TO BE RELEVANT .			
C	ategory*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.	
	A	JP 5-20181 A (Fujitsu Ltd.),		1-4	
•		29 January, 1993 (29.01.93), Full text; Figs. 2, 5			
1		(Family: none)			
1	A ·	JP 48-66745 A (Fujitsu Ltd.),		. 1–4	
ļ		12 September, 1973 (12.09.73)		, 1 ⁻⁴	
[Full text; Fig. 4	·		
		(Family: none)			
	A	JP 7-295880 A (Toshiba Corp.)		1-4	
l ·		10 November, 1995 (10.11.95), Par. Nos. [0080] to [0093]; F			
	•	(Family: none)			
×	Further do	ocuments are listed in the continuation of Box C.	See patent family annex.		
* Special categories of cited documents: "I" later document published after the international filing date or published after the inter			ation but cited to understand		
"E"	to be of part	ticular relevance ication or patent but published on or after the international	the principle or theory underlying the in "X" document of particular relevance; the c	nvention	
filing date consi "L" document which may throw doubts on priority claim(s) or which is step w		considered novel or cannot be consisted when the document is taken alone	dered to involve an inventive		
cited to establish the publication date of another citation or other special reason (as specified)		ablish the publication date of another citation or other	"Y" document of particular relevance; the considered to involve an inventive	claimed invention cannot be	
"O" document referring to an oral disclosure, use, exhibition or other means		eferring to an oral disclosure, use, exhibition or other means	considered to involve an inventive combined with one or more other such being obvious to a person skilled in the	documents, such combination	
"P" document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family					
Dat	Date of the actual completion of the international search Date of mailing of the international search report				
O9 November, 2004 (09.11.04) 22 November, 2004 (22.11.04)					
Naı		ng address of the ISA/	Authorized officer	·	
	Japanese Patent Office				
Fac	simile No.	<u> </u>	Telephone No.		



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/015463

ategory*	Citation of document, with indication, where appropriate, of the relevant	t passages	Relevant to claim No.	
A	JP 10-187359 A (Toshiba Corp.), 14 July, 1998 (14.07.98), Full text; Fig. 1 (Family: none)		1-4	
		·		
:				
		·		
	-			
ALL PARTY OF THE P				
·				



Int. Cl' G06F12/00, G06F12/06

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' G06F12/00, G06F12/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国実用新案登録公報

1996-2004年

日本国登録実用新案公報

1994-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

. C. 関連する	ると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 5-20181 A (富士通株式会社) 1993.01.29,全文,第2図、第5図(ファミリーなし)	1-4
. A	JP 48-66745 A (富士通株式会社) 1973.09.12,全文,第4図 (ファミリーなし)	1-4
A	JP 7-295880 A (株式会社東芝) 1995.11.10,段落【0080】-【0093】,第4図 (ファミリーなし)	1-4

× C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

·	四灰柳且秋日	国际山嶼银石 101/120	
C (続き). 引用文献の	関連すると認められる文献		関連する
カテゴリー*	引用文献名 及び一部の箇所が関連すると	は、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 10-187359 A (株式会1998.07.14,全文,第1図 (社東芝)	1-4
			·